La problemática actual de los televisores LCD es la falta de información técnica de la fuente de poder y los inversores, por lo cual se debe investigar por medio de los datasheet (hoja de datos) de los integrados involucrados, algunos suelen explicar el funcionamiento básico, (en ingles) con un poco de comprensión puede salir adelante con la reparación.

El encendido normalmente es por medio de transistores switchados, al reparar un inversor normalmente debe tomar mediciones en puntos clave, es ahí donde la hoja de datos nos es de utilidad, en esta ocasión te dejo el del integrado OZ964GN muy usado en inversores y fuentes de poder DC/DC.

Para una mayor comprensión puede ver el articulo: Funcionamiento OZ9938-DS en monitor LCD LG W1934S

OZ964 Pinout 

Descripción diagrama en bloques

Para un funcionamiento del OZ964 como convertidor DC / DC Refiérase al diagrama funcional 3.

Las explicaciones siguientes abordarán el OZ964 para funcionar como convertidor DC / AC para la alimentación de lamparas CCFL. Refiérase a la imagen del diagrama 2.
En la figura 1 puede ver el diagrama interno de funcionamiento a bloques del OZ964.

El circuito consta de 4 driver de salida PDR_A, NDR_B, PDR_C Y NDR_D, la primera letra hace referencia al tipo de canal del mosfet. Las 4 salidas alimentan las compuertas de los mosfet de potencia. PDR_A, NDR_B, PDR_C y NDR_D están diseñados como conmutadores (switches) QA/QB y QC/QD y nunca conmutaran simultáneamente.

La configuración evita cualquier problema asociado con aplicaciones de tipo puente de conversión de energía.

La regulación de corriente de los CCFL se consigue ajustando la conducción por solapamiento de los conmutadores GC / QD y QB / QC. El solapamiento se ajusta cuando el voltaje de la fuente de alimentación varía.
El bloque de referencia proporciona un voltaje de referencia de precisión para usos internos y externos.

Habilitación

El OZ964 se activa con una tensión superior a 2V aplicados a ENA (pin 3). Una tensión inferior a 1V en ENA deshabilitará el controlador. Variaciones de tensión en ENA de alta-baja-alta reiniciara el controlador.

Circuito de arranque suave (SOFT-START)

El circuitos de arranque suave proporciona un aumento gradual en la corriente del circuito de accionamiento para encender los CCFL durante el período de ignición. El Tiempo de Soft-Start Time (SST) es definido mediante el uso de un condensador externo conectado a SST (pin 4) junto con una fuente de corriente de SST 5.5uA.

Un bloque oscilador de alta frecuencia definida de operación y determinada por un condensador externo (5) y un resistor de temporizado (R9) conectado a CT (pin 18) y RT (pin 17) respectivamente. Una resistencia externa (R10) conectada a RT1 (pin 8) en paralelo con RT (PIN 17) determina la frecuencia

El laso de control de corriente censa la corriente del o los CCFL, la tensión que se detecta en FB (pin9) es introducida en un amplificador de error y la salida es en CMP (pin 10) que regula la corriente del CCFL.

Protección de sobre-voltaje

El OZ964 incorpora protección contra sobre voltaje (OVP) para operar con seguridad los CCFL en todas las condiciones, el bloque de OVP regula la tensión para el CCFL durante el arranque. El tiempo es definido por un condensador externo a CTIMR (pin 1) junto con la fuente de corriente CTIMR de 2.6 micro amperios

El bloque de protección inteligente censa y diferencia la condición si hay lampara abierta. La función de protección de lampara abierta desactiva el circuito de control si una condición de fallo se encuentra.

Una fuente de corriente de 30 micro amperios junto con un condensador y una resistencia externas conectadas al pin 1 controlan el retardo de apagado en caso de que se caiga la tensión de entrada por un periodo corto y luego aumente a un nivel normal, este retardo evita que la CCFL se apague.

OZ964 a bloques

 

Protección de bajo voltaje

El bloque Under-Voltage proporciona un periodo de apagado durante el cual las señales de salida se desactivan mientras que la tensión de VDDA este por debajo de un umbral de 3.4v. El OZ946 reanuda su funcionamiento normal una vez que VDDA alcanza un umbral de tensión superior a 4.3v

El bloque generador LPWM ofrece una frecuencia baja PWM (LPWM) función que proporciona un control amplio de regulación del CCFL, la frecuencia LPWM es definida mediante la conexión de un condensador externo en LCT (pin 15) una tensión analógica en DIM (pin 14) se compara con la forma de onda de LCT que produce una señal LPWM para controlar la potencia suministrada a los CCFL.